國泰期貨 國泰證券子公司

產業更新-網通產業

調變未定通道先行，400G SerDes 將到來

What's New – 規格已定，訊號編碼方式未決

資料中心交換器的埠速每隔幾年翻倍，方法是把每條線路的速度加倍，下世代的 3.2T 需 8 條線路、每條 400G，也就是 400G SerDes，即光互連論壇(Optical Internetworking Forum, OIF)的 CEI-448G。該規格的框架文件已於 2025 年 11 月發布，2026 年 2 月並啟動極短距與長距兩項子規格設定，但這代首次遇到既有線路無法負荷，沿用現行 PAM4 編碼需要線路承受 112GHz 頻率，但受連接器限制只有約 90GHz，雖然沒有明言 PAM4 無法運作；但改用 PAM6 編碼可降到約 87GHz，代價是訊號品質下降，且光訊號那端仍是 PAM4 須多一層轉換。兩者差距不只在頻率，階數越多則每階間距越窄，糾錯負擔與晶片複雜度同步上升，關鍵在連接器能否再往上突破一成以上的頻寬，而不在編碼技術本身是否有新解。

Trends/Outlook – 三種線路方案同時出現

速度越快，銅線能傳的距離越短，標準規格的 112G 世代還有 2 公尺、224G 世代降到 1 公尺，400G 世代連目標都未訂，除非以主動銅纜或繞過電路板的纜線設計可再延長。距離縮短迫使光學元件往晶片旁移動，規格要求把晶片與到鄰近光引擎的距離定在約 150mm，這正是近封裝光學(Near-Packaged Optics, NPO)的定義，意即 400G 電路就是 NPO 出現的原因，產業因而分三種方案。一是拉高線路速度並換連接器以延續可插拔，NVIDIA 與思科的 USFP 對上 Arista 與 MSA 的 XPO，前者單模組容量 12.8Tbps、頻寬與前面板密度為現行 4 倍，後者的多源協議成員半年內由 25 家增至逾 150 家；二是把光學搬到晶片旁或封裝內的 NPO 與共同封裝光學(CPO)；三是 Credo 的寬而慢，以數百條慢速光通道取代少數高速通道。

Investment Summary

1、 400G SerDes 的導入時程將呈現晶片先到、周邊生態系後到的狀態，預期博通支援 400G SerDes 的交換器晶片 TH7 將有機會於 1H27 問世，28 年則有配合 TH7 的第 4 代 CPO 模組推出，乙太網聯盟的次世代晶片同樣列於 28 年，主機端的 PCIe Gen8 規格亦預計 28 年才完成。224G/1.6T 或 224G/800G 仍是 26 與 27 年各廠商的主要貢獻獲利來源；未來 448G 的瓶頸不全是因為晶片本身，尚有連接器、基板材料與主機端介面等週邊生態系需完備。

2、 對台廠而言，將來為了導入 400G SerDes 架構，無論選擇 USFP 或 XPO，交換器前面板、連接器與液冷模組都須重新設計，與晶片商的整合能力更為重要，同時可滿足 CSP 客戶在電訊號與光通訊的需求，具 Tomahawk 平台開發能力的智邦(2345 TT)兩者皆可承接；貿聯-KY(3665 TT)既發表電訊號的 448G 互連方案，又是 Credo 寬而慢生態系整合商，為唯一同時站上兩條路線的台廠。目前瓶頸落在被動零件與材料，受惠順序應由連接器、線材與高階基板材料端向週邊網卡與交換器擴散。

李朋潤
網通、光通訊、光學
+886-2-2326-9899#9814
pengjunlee@cathayfut.com.tw

個股	代碼	預估每股盈餘		每股盈餘成長率		預估本益比/本淨比		目標價	最新收盤價	評等
		2026F	2027F	2026F	2027F	2026F	2027F			
智邦	2345 TT	85.18	107.53	80%	26%	21	17	2,380	1,815	買進
貿聯-KY	3665 TT	65.33	104.69	42%	60%	27	17	2,900	1,810	買進
Broadcom	AVGO US	9.30	17.03	89%	83%	37.8	21	-	351.81	未評等
Credo	CRDO US	6.31	9.71	82%	54%	27.5	18	-	173.69	未評等

國泰期貨 國泰證券子公司

訊號編碼與線路條件的取捨


單一通道傳輸速度要提高，通常往兩種方向發展，一是每秒送出更多次訊號，二是每一次訊號多帶幾個位元。早期乙太網到每通道 25G 至 28G 為止採用不歸零編碼(Non-Return-to-Zero, NRZ)，訊號只有高低兩種狀態、一次帶一個位元；從 56G 世代起改用四階脈衝振幅調變(Pulse Amplitude Modulation 4-level, PAM4)，把訊號分成四個高度、一次帶兩個位元，送出次數因而減半，這正是過去三個世代能沿用既有線路的原因。到了 400G 世代，PAM4 與 PAM6 的差異如表一與圖一所示，階數越多，每秒送出的次數與線路要承受的頻率越低，但每一階之間的間距也越窄、越容易判讀錯誤。PAM6 還多一個麻煩，六不是二的整數倍，必須用兩次訊號傳五個位元的方式折衷，編解碼複雜度明顯高於 PAM4，這也是它遲遲無法定案的原因之一。

表一、NRZ、PAM4 與 PAM6 三種訊號編碼方式比較

比較項目	NRZ (PAM2)	PAM4	PAM6
電壓準位數	2	4	6
每符號位元數	1	2	$\log_2 6 \approx 2.585$(實作 2.5)
448Gbps 下符號率	448 GBd	224 GBd	173.31 GBd
448Gbps 下奈奎斯特頻率	224 GHz	112 GHz	86.66 GHz
相對 PAM4 之 SNR 差(BER 1e-5)	約+9.5dB(理論)	0dB(基準)	-3.62dB
現行通道(約 90GHz)可行性	不可行	不可行	可行
與光域 IMDD PAM4 對齊	否	是	否(須 6 對 4 gearbox)
支援 LPO/線性驅動	否	是	否
向後相容 56G/112G/224G	否	是	否
FEC 額外負擔	低	5.8%(KP4)	約 12%+1.5~2%(MPI)
主要應用世代	≤28G/通道	56G~224G/通道	448G 候選

資料來源：OIF-FD-CEI-448G-01.0、OIF 448G AI Workshop，國泰證期研究部整理

圖一、NRZ / PAM4 / PAM6 Signalling at 448 Gbps



資料來源：OIF-FD-CEI-448G-01.0，國泰證期研究部

編碼方式最後是由線路條件決定，OIF 指出目前 448G 線路的頻寬上限只有約 90GHz，主要卡在連接器；晶片封裝端反而不是問題，封裝接腳間距 1.0mm 對應 58GHz、0.65mm 對應 90GHz、0.5mm 對應 115GHz，而 0.5mm 以下已可量產，意即封裝本身已能支撐 PAM4 所需的 112GHz，真正的瓶頸在連接器與各段轉接。訊號衰減的要求也同步收緊，56G 世代允許 30dB、224G 世代為 40dB，400G 世代則要在更高的頻率下仍維持 40dB 以上，連帶使高階基板材料與連接器成為能否成案的關鍵，而非晶片設計本身。表二也列出各級介面的耗電目標，從最短距離的 0.5 pJ/b 到最長的 2.5 pJ/b，距離越遠越耗電，這也說明縮短電的傳輸距離本身就是省電手段，並且是後面評估寬而慢路線時應有的比較基準。

表二、A Projection of OIF CEI-448G IAs and Characteristics

比較項目	XSR(極短距)	VSR(超短距)	MR(中距)	LR(長距)	Linear(線性驅動)
資料速率(Gbps)	288–462	288–462	288–462	288–462	288–462
糾錯後/前位元錯誤率	1E-15/<1e-6	1E-15/5e-5	1E-15/5e-6	1E-15/1e-4	1E-15/2e-4
最長距離	50 mm	220 mm	500 mm	1000 mm	120 mm
互連組成	電路板，無連接器	電路板+1 連接器	電路板+1 連接器	電路板+2 連接器	電路板+1 連接器
插入損耗(dB)	約 15	約 30/35	約 30/35	約 35/40	約 22
訊號編碼方式	PAM4	PAM8/6/4?	PAM8/6/4?	PAM8/6/4?	PAM4
系統耗電目標(pJ/b)	0.5	0.8	1.8	2.5	<2.5
是否需糾錯	需要	需要	需要	需要	需要

資料來源：OIF、Ethernet Alliance TEF 2025，國泰證期研究部整理

訊號品質不足的部分可以靠糾錯編碼(Forward Error Correction, FEC)補回來，但能補的幅度有限。OIF 明言現行的糾錯能力已不足以支撐 448G，必須再加一層額外編碼。華為在 OIF 研討會提出的比較顯示，把糾錯能力從 6.9dB 提升到 7.8dB，代價是額外負擔由 5.8%升至 12.1%、運算複雜度增加近五倍；而 PAM6 本身就需要約 12%的額外負擔，等於在起跑點就先付出一筆成本。換句話說，PAM6 在頻率上省下來的，有相當一部分會在糾錯這項功能還回去。

從晶片實作來看，PAM4 要做到 400G，類比電路的頻寬必須加倍、雜訊與抖動要改善一倍，製程得推進到 2 奈米以下；PAM6 雖因送出次數較少而在部分電路上較省，但等化與判讀電路的複雜度分別增加約五成與一倍，綜合下來只略優於 PAM4，省下的電力大致剛好用在額外的糾錯上。結論是電與光最好維持同一種編碼，以免每種架構都要多一層轉換；PAM6 的技術風險較低，但 PAM4 在光的那一端與抗干擾上明顯較好，最終要由模組、線性驅動與銅纜三類設計共同決定。值得注意的是，OIF 已明確表示業界對折衷速率並無需求，意即 400G 電路沒有中間站，產業必須一次跨過這道門檻，沒有緩衝的速度可選，採用時程因此格外嚴謹。

USFP、XPO 與寬而慢

既然上限來自連接器，400G 電路的架構分流實際上由連接器進度決定。Amphenol 在 OCP 峰會把 224G 之後的瓶頸依序排為晶片封裝出線第一、可插拔介面第二；TE Connectivity 則表示現行 OSFP 規格沒有通往 448G 的明確路徑。這也解釋了標準目標與實際系統的落差：規格中的 1 公尺，是電路板走線、兩個連接器與纜線合計落在約 40dB 損耗預算內的結果；若把纜線直接接到封裝、繞過電路板出線，同樣的預算就能讓給纜線本身。NVIDIA 的 NVL72 機櫃即屬此類，背板以逾 5,000 條銅纜完成櫃內互連，總長超過 2 英里，而單條長度仍在 1 公尺以內，並未脫離同一量級。四家主要供應商提出兩類互不相容的解法：Amphenol 與鴻騰精密(Foxconn Interconnect Technology, FIT)保留現行的卡緣(Card edge)接法，靠收緊公差與縮小接點間距克服；TE 與立訊(Luxshare)則改用兩件式接頭，以金屬外框把每一對訊號完全包覆。四種設計的差別，最後體現在頻寬能撐到多高，也就是能否達到 PAM4 所需的 112GHz，這道門檻決定了整體架構的走向，也決定了哪些供應商進得了這一代的名單，時間壓力因此落在被動零件端。

表三、OCP 2026 各廠 448G 可插拔連接器方案比較


方案/廠商	介面型式	頻寬	超出 PAM4(112GHz)餘裕	差動阻抗	資料性質
224G 可插拔(Amphenol 範例)	卡緣	約 78 GHz	不足	約 85Ω	已量產出貨
XPO 448G(Amphenol)	卡緣、公差收緊	約 123 GHz	約 10%	89~92Ω	推估曲線、展場 demo
XPO 448G(鴻騰精密 FIT)	卡緣、新接點	約 118 GHz	約 5%	89~92Ω	模擬，原型待實測
MegaLane(TE Connectivity)	兩件式、無殘段	約 126 GHz	約 13%	約 92Ω	模擬，TE 稱已有實測
448G OSFP(立訊 Luxshare)	兩件式	約 111 GHz	幾近於零	92Ω 與 85Ω 併行	模擬，已有樣品

資料來源：OCP Global Summit 2026 各廠簡報，國泰證期研究部整理

如表三所示，四個 448G 設計都能跨過 PAM6 所需的約 90GHz，但相對 PAM4 所需的 112GHz 餘裕只有 0 至 14GHz。換言之，PAM4 能否成立幾乎完全押在連接器能否再往上推一成以上，這也是 OIF 遲遲不敢定案的原因；Amphenol 甚至為了達到 120 至 130GHz，XPO 可能必須犧牲與舊規格的相容性。400G SerDes 的編碼，本質上不是訊號處理技術之爭，而是連接器這類被動零件的機構與公差之爭，勝負取決於幾家連接器廠的製造精度。

NVIDIA 與思科 2026 年 10 月 12 日共同發表的超高密度小型可插拔(Ultra-Dense Small Form Factor Pluggable, USFP)，是 PAM4 路線的第一個商業化產品。這是首款支援每條線路 400Gbps 的模組，在與現行 OSFP 相同的外形內放進 16 條雙向通道、單模組容量達 12.8Tbps，未來可再擴充到 32 條以上；相較目前每條 200Gbps 的模組，頻寬與前面板密度提升為四倍、能源效率約 1.3 倍，並可在不另外配置散熱迴路的條件下支援最高 100 瓦；相較之下，現行 1.6T OSFP 世代單模組功耗約 40 瓦，卻已須外掛液冷籠座與冷板組件散熱，如圖四，USFP 等於把散熱責任收回模組本身。兩家公司明言其光學設計是以簡化訊號處理來降低延遲與耗電，方向指向線性驅動可插拔光模組(Linear Pluggable Optics, LPO)，而 LPO 唯一可行的編碼正是 PAM4。生態系已與 TE Connectivity、Amphenol 合作機殼與連接器，並計畫以開放規格推出。值得注意的是 TE 表示 USFP 採用其 MegaLane 接頭，正是四種方案中頻寬餘裕最高的兩件式設計，顯示 NVIDIA 與思科選擇以更換接頭型式來換取 PAM4 的可行性，而非在編碼上退讓，等於把這一代是否能導入的成敗因素交給連接器供應商的製造精度。

圖二、XPO (eXtra-dense Pluggable Optics) Connector, Cage and Plug Module



資料來源：鴻騰精密(FIT)，國泰證期研究部整理

圖三、USFP 12.8Tb/s per module



圖四、Current 1.6T OSFP liquid-cooled 2X8 cage



資料來源：NVIDIA、立訊，國泰證期研究部整理

與 USFP(Ultra-Dense Small Form Factor Pluggable)正面競爭的是 Arista 主導、鴻騰精密與 Amphenol 同屬卡緣陣營的超高密度可插拔光學(eXtra-Dense Pluggable Optics, XPO)。該協議 2026 年 3 月成立時約 25 家成員，至 OCP 峰會已逾 150 家；Arista 揭露的模組規格為單模組 12.8Tbps、整合冷板可散熱至每模組 400 瓦，與 USFP 同屬 12.8Tbps 等級；Amphenol 揭露的連接器規格則涵蓋 64 條高速通道、單一 48V 供電、整合液冷並相容 MPO-16 光介面。兩套方案的根本差異在於，XPO 保留現行卡緣接法以沿用既有機構與散熱設計，改版責任落在模組端的小電路板上；USFP 則接受更換接頭型式，以換取更高的頻寬餘裕。對台廠而言，無論最後收斂到哪一方，前面板、機殼、連接器與液冷模組都必須重新設計，交換器的工程價值反而因此提高，具 Tomahawk 平台開發能力的智邦(2345 TT)在兩套規格下都能承接設計與製造，不必在規格定案前押注任何單一陣營。

第三條路線乾脆不參加速度競賽，Credo 在 OCP 峰會以 Wider. Slower. Better.為題主張，光學應該在可靠度、耗電與成本這三項原本屬於銅纜的強項上取勝，作法是用數百條慢速的微型發光元件取代少數高速通道，把加速壓力留在電的那一端。其耗電論據是：銅纜加上晶片電路約需 5pJ/bit，微型發光元件則低於 2pJ/bit，其中紅光微型 LED 低於 1pJ/bit、可達 2 公尺，藍光低於 2pJ/bit、可達 10 公尺，微型雷射低於 2pJ/bit、可達 50 公尺。不過這個比較的基準是銅纜方案；若改與表二中 OIF 對線性介面訂的 2.5 pJ/b 目標相比，優勢會明顯收斂。以 NVIDIA VR200 NVL72 機櫃估算，銅纜方案約耗 10kW、約佔整櫃用電 5%，改用微型發光元件約可降到 4kW、省下約六成，相當於每顆 GPU 省 80 瓦。產品方面，Credo 已於 10 月 12 日發表 1.6T 主動光纜，以約 200 條光纖承載、單端耗電約 12 瓦、可達 50 公尺，刻意採用最簡單的 NRZ 編碼而不使用訊號處理晶片，並內建備援通道，預計 2027 年量產；其路線圖為 2027 年 1.6T 光纜與 6.4T NPO、2028 至 2029 年 3.2T 光纜與 CPO。生態系中發光元件由 ams OSRAM 供應，光纖與連接器涵蓋康寧(Corning)等廠，整合商則包含 Credo、貿聯(BizLink)與正崴(Foxlink)，三家整合商中台廠即占兩席，是寬而慢路線上最直接的台廠受惠位置，惟兩家目前皆屬組裝與整合角色，尚未切入上游的發光與光學元件，單位價值相對有限。

圖五、μEmitter-Based Optical Interconnect Roadmap



資料來源：Credo，國泰證期研究部整理

須強調三條路線並非互斥，而是對應不同的傳輸距離。規格定義的距離由短到長依序為：封裝內晶片對晶片約 25mm、晶片到封裝內光引擎約 50mm、晶片到鄰近光引擎約 150mm、晶片到可插拔模組約 250mm、同一塊電路板內約 50cm、跨板或跨機箱約 1 公尺。其中 150mm 這一級正是 NPO 的定義，而 120mm 的線性級別明確指定使用 PAM4。也就是說，400G 電路在壓縮銅線可達距離的同時，等於直接在規格裡為 NPO 與線性驅動留下位置，預期 NPO 也將於 27 年底至 28 年進入市場，貿聯-KY(3665 TT)則同時出現在 448G 高速互連與寬而慢這兩條路線上。

國泰期貨 國泰證券子公司

主機端同步倍速，PCIe 世代為何決定網卡速度

400G 電路的時程之所以能相對確定地落在 2028 年之後，還有一個主機端的原因。網卡的工作是把線路上收到的每一個位元搬進主機記憶體，反之亦然，因此主機介面的頻寬不能低於網路埠速。主機介面就是 PCIe，它的世代因而與乙太網埠速形成一對一對應，背後邏輯與前面的線路完全相同：每一代把每條線路的速度加倍，也在同一代遇上編碼方式的轉折。以業界標準的 x16 插槽計算，PCIe Gen5 每條線路 32GT/s、單向有效頻寬約 505Gbps，承載 400G 埠速還有 1.26 倍餘裕；但面對 800G 只剩 0.63 倍、短缺約 37%。這不是設計餘裕不夠，而是結構性不足，這正是 Gen5 只能支撐到 400G 的原因，與設計優劣無關。

表四、PCIe 世代與可承載乙太網埠速對應關係

PCIe 世代	每通道速率	調變與編碼	x16 單向有效頻寬	可承載埠速	頻寬餘裕	代表網卡	規格發布
Gen4	16 GT/s	NRZ、128b/130b	約 252 Gbps	200G	約 1.26 倍	—	2017 年
Gen5	32 GT/s	NRZ、128b/130b	約 505 Gbps	400G	約 1.26 倍	ConnectX-7	2019 年
Gen6	64 GT/s	PAM4、1b/1b+FLIT+FEC	約 968 Gbps	800G	約 1.21 倍	Thor Ultra	2022 年
Gen7	128 GT/s	PAM4、1b/1b+FLIT+FEC	約 1,936 Gbps	1.6T	約 1.21 倍	—	2025 年 6 月
Gen8	256 GT/s	待定	約 3,872 Gbps(雙向 1TB/s)	3.2T	約 1.21 倍	—	2025 年宣布 預計 2028 年

資料來源：PCI-SIG、Broadcom、AMD、Marvell，國泰證期研究部整理

PCIe Gen6 把每條線路速度倍增到 64GT/s，並在同一代完成兩項與乙太網完全相同的轉折：編碼由 NRZ 改為 PAM4，並改用新的封包格式搭配糾錯，x16 單向有效頻寬因而提升到約 968Gbps，承載 800G 有 1.21 倍餘裕。這個對應關係可由實際產品驗證：博通 2025 年 10 月發表的業界首款 800G AI 網卡 Thor Ultra，明確採用 PCIe Gen6 x16 主機介面；AMD 在 Helios 機櫃所列的第二代 Pensando Vulcano 網卡同樣是 800G、同樣走 Gen6，每顆 GPU 配置三張、合計 2.4Tbps。兩款 800G 網卡都無法在 Gen5 上成立，也說明 800G 網卡必須與 Gen6 同時問世，兩者的時程實為同一條，網卡無法在主機介面到位前先行推出。

依同樣的倍增邏輯，PCIe Gen7 已於 2025 年 6 月發布規格，每條線路 128GT/s、x16 單向約 1,936Gbps，對應 1.6T 埠速同樣是 1.21 倍餘裕；Gen8 則規劃每條線路 256GT/s、x16 單向約 3,872Gbps、雙向約 1TB/s，對應的正是 3.2T 埠速，也就是 400G 電路世代。Marvell 已於 2026 年 2 月在 DesignCon 展示運行於 256GT/s 的 PCIe 8.0 電路——在規格尚未完成、系統尚未成形的階段就先展示晶片，反映的正是主機介面與網路介面必須同代到位的結構性約束。值得注意的是，PCIe 的線路要穿過插槽、轉接卡與較長的板上走線，條件比網路側更嚴苛，因此它的編碼方式同樣還沒定案，面臨與 400G 電路相同性質的取捨。

把三個層面合在一起看，400G SerDes 電路能否成立不取決於單一元件的突破，而是編碼方式、連接器頻寬與主機介面三者必須同時到位：編碼的取捨懸在連接器能否再推進一成以上的頻寬，連接器的兩種路線已分別由 Arista 主導的 XPO 與 NVIDIA、思科的 USFP 代表，主機端則要等 PCIe Gen8 規格於 2028 年完成。而三者的時程並不同步，呈現的是晶片先到、周邊生態系後到。依通路訪查，預期博通支援 400G SerDes 的交換器晶片 TH7 將有機會於 1H27 問世，28 年則有配合 TH7 的第 4 代 CPO 模組推出，乙太網聯盟的次世代晶片同樣列於 28 年，主機端的 PCIe Gen8 規格亦預計 28 年才完成。224G/1.6T 或 224G/800G 仍是 26 與 27 年各廠商的主要貢獻獲利來源；未來 448G 的瓶頸不全是因為晶片本身，尚有連接器、基板材料與主機端介面等週邊生態系需完備。受惠順序因而由連接器、線材與高階基板材料端向週邊網卡與交換器擴散，對應台廠為貿聯-KY(3665 TT)與智邦(2345 TT)。

研究團隊

李朋潤
研究部主管
+886-2-2326-9899#9814
pengjunlee@cathayfut.com.tw

藍文彥
金融、消費、工業
+886-2-2326-9899#1145
michael@cathayfut.com.tw

呂曼旂
紡織、製鞋、電子組裝
+886-2-2326-9899#7960
minchilu@cathayfut.com.tw

呂理舜
綠色能源、電動車
+886-2-2326-9899#9844
dufflu@cathayfut.com.tw

林裕禮
IP、IC設計
+886-2-2326-9899#1944
henrylin@cathayfut.com.tw

璩文浩 CA
ESG
+886-2-2326-9899#9856
whchu@cathayfut.com.tw

王筠婷
特用化學、半導體週邊
+886-2-2326-9899#7961
vanessawang@cathayfut.com.tw

姜仁匡
PCB
+886-2-2326-9899#1601
kenchiang@cathayfut.com.tw

紀彥呈
半導體、資訊軟體
+886-2-2326-9899#1940
ianchi@cathayfut.com.tw

汪辰宇
散熱、精密金屬
+886-2-2326-9899#1751
chenyuwang@cathayfut.com.tw

張雅倩
研究員
+886-2-2326-9899#1122
val.chang@cathayfut.com.tw

林美君
研究員
+886-2-2326-9899#1752
meira.lin@cathayfut.com.tw

賴振宇
資深研究員
+886-2-2326-9899#9817
alex.lai@cathayfut.com.tw

劉耀文
研究員
+886-2-2326-9899#1751
yaowen@cathayfut.com.tw

鍾沛宸
研究員
+886-2-2326-9899#1750
parisphchung@cathayfut.com.tw

郭經緯 CPA
顧問部主管
+886-2-2326-9899#9812
raymondkuo@cathayfut.com.tw

何緯婷
總經
+886-2-2326-9899#9835
lauraho@cathayfut.com.tw

陳玉庭
總經、ETF
+886-2-2326-9899#7964
yutingchen@cathayfut.com.tw

張立民
研究員
+886-2-2326-9899#1731
changlimin@cathayfut.com.tw

陳宇亮
研究員
+886-2-2326-9899#9846
ivor0704@cathayfut.com.tw

林威廷
研究員
+886-2-2326-9899#3956
adamlin@cathayfut.com.tw

國泰期貨 國泰證券子公司

投資評等定義

英文評等	中文評等	潛在報酬率
STRONG BUY	強力買進	> +30%
BUY	買進	介於+15% ~ +30%
NEUTRAL	中立	介於-15% ~ +15%
SELL	賣出	< -15%

註:潛在報酬率=(6個月內目標價/本次報告評等最近一天收盤價 – 1)*100

免責聲明

本報告僅為本公司提供客戶之一般參考資料， 並非針對客戶之特定需求所作的投資建議， 且在本報告撰寫過程中， 並未考量讀者個別的財務狀況與需求， 故本報告所提供的資訊無法適用於所有客戶或投資人， 讀者應審慎考量本身之投資風險， 並就投資結果自行負責。

本報告係根據本公司所取得資訊加以彙集及研究分析， 本公司雖盡力使用可靠且廣泛的資訊，但本公司並不保證各項資訊之完整性及正確性。本報告中所提出之意見係為本報告出版當時的意見， 邇後相關資訊或意見若有變更， 本公司將不會另行通知。本公司亦無義務持續更新本報告之內容或追蹤研究本報告所涵蓋之主題。本報告中提及的標的物價格、價值及收益隨時可能因各種本公司無法控制之政治、經濟、市場等因素而產生變化。本報告中之各項預測， 如營收及目標價格， 均係基於對目前所得資訊作合理假設下所完成， 所以並不必然實現。從事特定交易， 如涉及期貨、選擇權及衍生性金融商品， 因具有高度風險並不適合每一個投資人。本報告不得視為買賣有價證券或其他金融商品的要約或要約之引誘。

國泰金融控股公司所屬子公司暨關係企業(以下稱 “ 國泰金融集團”) 從事廣泛金融業務，包括但不限於銀行、保險、證券經紀、自有資金投資與交易、資產管理及證券投資信託等。國泰金融集團對於本報告所涵蓋之標的公司可能有投資或其他的業務往來關係。國泰金融集團及其所屬員工， 可能會投資本報告所涵蓋之標的公司， 或以該等公司為標的的衍生性金融商品， 而其交易的方向與本報告中所提及的交易方向可能不一致。除此之外， 國泰金融集團於法令許可的範圍內， 亦有可能以本報告所涵蓋之標的公司作為發行衍生性

金融商品之標的。國泰金融集團轄下的銷售人員、交易員及其他業務人員可能會為他們客戶或自營部門提供口頭或書面的市場看法或交易策略， 然而該等看法與策略可能與本報告的意見不盡一致。國泰金融集團的資產管理、自營及其他投資業務所做的投資決策也可能與本報告所做的建議或看法不一致。

非經本公司事先書面同意， 不得發送或轉送本報告予第三人轉載或使用。